第12回メニーコア・アーキテクチャ研究会

開催概要

プログラム

9月26日(月)

# 時間 タイトル 発表者/座長
    オープニング  
  13:00 - 13:20 諸連絡，イントロダクション 藤枝 直輝（愛工大）
  13:20 - 13:30 アーキテクチャ研究の多様性と進化 佐藤 幸紀（豊技大）
    セッション1: 高速化のための性能評価 前田 依莉子（農工大）
1 13:30 - 13:55 隣接ニューロンの接続の正規分布に基づくモデリングとFPGAによる高速化 周 宵暁（豊技大）
2 13:55 - 14:15 RISC-V同時マルチスレッディング(SMT)コアの評価と今後の展望 加藤 倫也（農工大）
3 14:15 - 14:35 GPUのメモリアクセスパターンの分析と最適なデータレイアウトの考察 巽 友佑（名工大）
  14:35 - 15:05 休憩  
    セッション2: 実世界とのインタフェース 酒井 駿輔（名工大）
4 15:05 - 15:25 Pynq ボードにおける真性乱数生成器の試作 小谷 孟志（愛工大）
5 15:25 - 15:50 暗号資産価格を用いたURN生成 千葉 歩武（豊技大）
6 15:50 - 16:10 スマート農業における農作物の成長支援・分析手法 町田 健太朗（農工大）
  16:10 - 16:30 写真撮影  
  16:30 - 18:00 休憩  
    夕食・懇親会  
  18:00 - 19:30 夕食・懇親会（ダイニングレストラン麦畑，会費￥3,850）  

9月27日(火)

# 時間 タイトル 発表者/座長
    セッション3: RISC-Vプロセッサ 周 宵暁（豊技大）
7 09:30 - 09:50 RISC-Vプロセッサに対する自動メモ化機構の実装 藤江 健吾（名工大）
8 09:50 - 10:10 ソフトプロセッサ開発の効率化手法について 杉山 皓星（愛工大）
9 10:10 - 10:30 Chiselで記述する教育向けアウトオブオーダRISC-Vプロセッサの実装 高田 勝悟（農工大）
  10:30 - 11:00 休憩  
    セッション4: 回路とメモリ 田中 秀太朗（農工大）
10 11:00 - 11:25 システムレベルシミュレーションによるVC-MRAMの評価 斉藤 大貴（豊技大）
11 11:25 - 11:45 ロック確認の遅延によるトランザクショナルメモリのフォールバック改善手法 神谷 直輝（名工大）
12 11:45 - 12:10 AFEによるストカスティック・エッジ検出回路 猪谷 真吾（豊技大）
  12:10 - 13:30 昼食  
    セッション5: 再構成可能アーキテクチャ 千葉 歩武（豊技大）
13 13:30 - 13:50 再構成可能仮想アクセラレータ (ReVA) におけるRapidStreamの利用可能性の検討 矢口 一基（農工大）
14 13:50 - 14:10 TCP/IP通信を用いたFPGAの遠隔操作 奥地 充稀（愛工大）
15 14:10 - 14:35 FPGAボードにおける電力計測方法の比較 鈴木 宏和（豊技大）
  14:35 - 15:05 休憩  
    セッション6: 高性能アーキテクチャ 杉山 皓星（愛工大）
16 15:05 - 15:25 RISC-V Vector Extensionを用いたベクトルレジスタ共有機構の研究 滝島 健太（農工大）
17 15:25 - 15:45 複数関数インスタンスが動作するサーバレス環境における性能評価に関する研究 リン ジン レン（豊技大）
18 15:45 - 16:05 ソフトウェアトランザクショナルメモリのアボートを抑制する競合予測手法 酒井 駿輔（名工大）
  16:05 - 16:20 表彰準備  
    クロージング・表彰式  
  16:20 - 16:30 表彰・講評 藤枝 直輝（愛工大）

会期中の感染症対策について

研究会を健康かつ安全に実施するために，会期中は以下の通り感染症対策を実施します．参加者の皆さんのご協力をお願いいたします．会場（御殿場高原時之栖）からのお知らせも，併せてご確認ください．