学籍番号 氏 名	V18133 本橋 一馬	指導教員	藤枝 直輝
題目	Verilator を用いたソフトプロセッサの検証手法の改善と拡張		

1 背景と目的

ソフトプロセッサは、FPGAに代表される書き換え可能な論理デバイスに向けて設計されたプロセッサであり、様々な場面で用いられる。その検証は、プロセッサとシミュレータとの間で命令実行結果を比較することで行われる。システムコールを含み、ファイルなどを扱う実用的なアプリケーションに対する検証では、シミュレータではシステムコールを模倣する対応法があるが、この方法をソフトプロセッサに適用するのは困難であった。そこで松川ら[1]は SystemVerilogを C/C++ 言語に変換する Verilator というツールを用いて、こうしたアプリケーションを用いたソフトプロセッサの検証を容易に行う方法を提案した。そしてこの手法を RISC-V ソフトプロセッサである kronos に適用した。しかし、システムコールの未実装により、いくつかのプログラムの検証ができない、あるいは正しく動作しないことが問題点として挙げられた。本研究では、その問題点を中心に、松川らが提案した手法について改善と拡張を行う。

2 先行研究の問題点

松川らの研究で明らかになっている問題点は 3 つある。1 つ目は,fstat() システムコールの未実装による qsort ベンチマークの検証が不可能であることである。2 つ目は,gettimeofday() システムコールの未実装による $state{bit}$ bitcount ベンチマークの動作不良,具体的には処理時間を出力する部分が正しく動作しないことである。 $state{bit}$ 3 つ目は, $state{bit}$ プロセッサとシミュレータでのコードの記述が大きく異なることである。

3 提案手法とその実装

本研究では、上記の3つの問題点を解決するために、fstat()システムコールの実装、gettimeofday()システムコールの実装、プロセッサとシミュレータ間のコードの共通化を行う.

fstat()システムコールはファイルについての情報を stat 構造体に結果を入れて返す. 実装にあたり, サンプルプログラムを用意し, 同じ出力が得られるまでコードを書き換えることでプログラムの記述を行った. gettimeofday()システムコールは時刻を取得するシステムコールであるが, 単に現在時刻を返してしまうと, 実行するたびに結果が変わってしまい, 実行結果の比較ができなくなってしまう. そこで本研究では, 時刻を取得するのではなく指定した時刻を出力するように定義しなおした. こちらも fstat()システムコールと同じく, サンプルプログラムを用意し, プログラムの記述を行った.

プロセッサとシミュレータ間でのコードの共通化は、プロセッサとシミュレータの双方にコードを共通化できるような関数の実装とそれに伴った一部コードの修正と追加を行った.

4 評価と結果

評価は本研究の目的である qsort の検証が可能になっているか, bitcount の処理時間を出力する部分が正しく動作しているか, 共通化を行ってもプログラムの検証が正しく行えているかという観点から行う. また, それに加えて, qsort の検証結果を先行研究の再現実験結果と比較を行う.

評価の結果として、qsort の検証が可能になり、bitcount の処理時間を出力する部分も正しく動作することが確認できた。また、プロセッサとシミュレータ間でのコードの共通化については部分的にしか行えなかった。qsort の検証で得られた結果と再現実験を行ったプログラムの検証結果を比較したところ、qsort では他のプログラムに比べて、実行時間が長いことが確認できた。これは、システムコールを呼び出している回数が他のプログラムより多いことが原因だと考えられる。

以上により、提案手法によってソフトプロセッサの検証手法に一定の改善と拡張を施すことができた.しかし、いまだ多くの課題が残されている.具体的には、実装出来ているシステムコールがわずかであること、本手法が利用できると確認できているアプリケーションが少数であること、プロセッサとシミュレータ間でのコードの共通化が完全ではないことが挙げられる.これらを改善していくことが今後の課題である.

参考文献

[1] 松川達哉, 藤枝直輝: ソフトプロセッサの相互検証に関するケーススタディ, 情報処理学会研究報告, Vol. 2021-ARC-244 No. 37