Digital Systems Lab.

最終更新日: 2025/04/08

Topics

DS研第6期修了生の杉山さんが若手発表賞を受賞しました

2025年3月に開催された ETNET2025 において，DS研第6期修了生の杉山さんが，修論の内容をもとに「システムコール模倣によるソフトプロセッサ相互検証手法の要件導出と拡張」の研究会発表を行いました．この発表が優秀と認められ，杉山さんは電子情報通信学会 CPSY 研究会の研究会優秀若手発表賞を受賞することになりました．

同研究テーマは，2期卒業生の松川さんが初期提案を行い，3期卒業生の本橋さんが拡張してきたものです．本橋さんからテーマを引きついた杉山さんは，修論までの3年間で，手法の汎用化に向けた様々な拡張に取り組んできました．今後は杉山さんが残したものをしっかり活かし，詰めの研究開発を進めていきたいと思います．

2025/04/07

2025年度（DS研第7期）が始まりました

2025年度は，過去最大だった昨年度をさらに上回る，学生17人19人（修士4名6名※，学部13名）の体制で研究を進めます．ACRi ルーム内での一般利用も可能になったディジタル回路の「さわれる」遠隔学習システムの改良や，FPGA による画像処理・AI システムの開発に関する研究テーマのほか，他研究室等との共同研究テーマにも積極的に取り組んでいきます．

※ 修士学生には，共同研究テーマに取り組む，他研究室所属の学生を含みます．

2025/04/07

中国・東南大学で藤枝が特別講義を行いました

愛工大が44年にわたり姉妹校提携を行っている東南大学（中国・南京市）の電子科学工学院において，藤枝が特別講義を実施しました．これは，東南大学との間で定期的に行っている教員の相互交流行事の一環として実施されたものです．特別講義では，藤枝が愛工大で行われている特徴的なディジタル回路教育の試みについて紹介し，活発な意見交換がなされました．

そんな中，（今年も実感のないまま）来年度の卒業研究に向けた配属調整の時期がやってきました．今年度の研究室見学のスケジュールを，アクセスの項に掲載しましたので，3年生の皆さんはご確認ください．

2024/10/27

研究紹介

ディジタルシステム研究室では，主に FPGA を利用した計算機システム・専用計算回路の設計と応用について研究を行っています．また，セキュリティのためのハードウェア技術や，ディジタル回路の教育インフラストラクチャについても扱っています．

時には，学生さんからの持ち込みテーマを受け入れることもあります．研究としてある程度以上の新規性・有効性が主張できる必要がありますから，具体的な方針のすり合わせはディスカッションを通じて行うことになります．

専用計算回路およびシステム

特定の計算を高速化する回路や，小面積で実現できる回路を FPGA 向けに設計・実装し，評価します．時には，既存の方法にとらわれない新しい計算パラダイムを用いることもあります．

現在は FPGA とプロセッサがワンチップ化されたシステムオンチップ（SoC）も広く使われるようになりました．この場合，大部分の処理はプロセッサ上のソフトウェアに任せておいて，一部の処理だけを FPGA 上のハードウェアで行う場合が多いです．ハードウェア化すべき処理というのは，例えば並列計算が容易であったり，継続・反復的に実行する必要があったりする処理があてはまります．

こう聞くと，VHDL などのハードウェア記述言語（HDL）でゴリゴリに回路を記述することをイメージしてしまうかもしれません．もちろんそういう人もいますが，最近は C/C++ や Python で設計を行うケースも多いです．C/C++ の記述を HDL に変換する高位合成や，特定用途向けのアクセラレータ開発フレームワークを使うことで，HDL での設計とそう大差ない性能の回路を，短期間で設計できます．良い時代です．

また，作った回路をシステムの上で動作させるには，当然ソフトウェアも必要です．このときのソフトウェアは C 言語で記述するのが一般的でしたが，今は Python を使用することが増えました．FPGA 上の回路を Python から 制御できるプラットフォームが提供されているためです．良い時代です．

セキュリティのためのハードウェア技術

ソフトウェアやシステムを守るために，プロセッサに特別な機構を追加したものを，セキュアプロセッサといいます．特に，FPGA との親和性を考慮して，多様化，ランダム化に基づく方式を検討し，実装・評価しています．これらも含めたプロセッサに関する研究では，オープン・アーキテクチャである RISC-V を主な実装・評価のベースとしています．

また，セキュリティの向上には，予測不可能な乱数を生成することが重要です．こうした乱数を作る回路を真性乱数生成器（TRNG）といい，様々な手法が用いられます．本研究室では，ディジタル回路の素子をいわば意図的に誤動作させることで乱数を生成する手法を，いくつか提案してきました．現在は，そうして作られた TRNG を，システムで扱いやすくするための研究開発を進めています．

ディジタル回路の教育インフラ

プログラミングを手軽に演習できる枠組みは世の中にたくさんありますが，ディジタル回路についてはそう多くありません．ディジタル回路や HDL を，手軽にわかりやすく習得するための枠組みについても研究しています．HDL 演習のためのフロントエンドツール GGFront や，FPGA を用いた実験のための「さわれる」遠隔学習システムなど，学内で実際に講義や実験に活用するという形で，その成果のフィードバックを試みています．

こうした枠組みでユーザが使用するツールは，ユーザにとっての扱いやすさが重要です．そのため，その開発は GUI を用いたアプリケーションのプログラミングが主体となります．Windows 向けのツールであれば C# + WPF，インタラクティブ性を求めるなら C# + Unity，Web ブラウザ上での動作が目的なら JavaScript + 各種ライブラリというように，用途に応じて様々な手段を使っています．

研究室メンバー

研究テーマの欄は，研究の進行状況に応じて更新されます．

2023年度以前の卒業生については，卒業生の一覧ページをご参照ください．

2025年度（DS研第7期）

修士2年3名 + 修士1年3名※ + 学部4年13名 = 計19名

※ 修士1年には，共同研究テーマに取り組む，他研究室所属の学生を含む

2024年度（DS研第6期）

修士修1名 + 学部卒12名※

※ 学部卒には，2025年2月卒論提出，2025年9月卒業見込みを含む

指導方針

卒業研究

卒業研究は，おおむね以下のスケジュールに沿って行います．

• 4月～5月: おおまかなテーマを決め，環境を構築したり，基本技術を習得する．
• 6⽉〜7⽉: 具体的なテーマを決め，再現実験や基本的な実験を⾏う．
• （8⽉: 基本的には夏休みだが任意で作業を進めてもよい）
• 9⽉: 前期中の研究内容をまとめて中間発表を⾏い，今後の方針を確認する．
• 10〜11⽉: 卒論に向けた試⾏錯誤の連続．
• 12⽉: 卒論全体の⾻⼦（アウトライン）を書く．足りないデータ・実験が⾒えてくる．
• 1⽉: ⾜りないデータを補いつつ論⽂執筆や発表練習．
• 2月: 卒論完成，発表，提出．

ゼミは週1回で，毎回の進捗報告書の提出を義務とします．また前期の一部期間は，基礎知識の習得やプレゼンテーション練習のために，輪講を行います．それ以外の期間は，深夜や休日はなるべく避けてほしいですが，いつ研究室に来て作業しても構いません．自律的に計画を立て，毎週きっちり検討とデータを重ねて，目標に向けてコツコツと作業を積み重ねることを重視します．

卒業研究では，技術者として必要な知識，問題解決能力，プレゼンテーション能力，コミュニケーション能力を身につけることになっています．シラバスにもそう書かれています．問題が解決できること，またそれをアピールするためには，何がまだ解決されていないのかを調べる調査技術，仮説と検証を繰り返すための実験実施技術，その成果を信頼性・正確性のある文章でまとめるための作文技術，短い時間で聴衆に成果を理解させるためのプレゼンテーション技術などが必要です．これらの技術は，研究テーマや分野にかかわらず共通で必要な，いわばメタ研究スキルとでも言うべきもので，社会人，エンジニアとして求められるスキルともかなり似ています．しかもこれらは，能力ではなく技術です．正しい方法を知り，訓練を重ねることで，技術は必ず身につきます．

そのため，ディジタルシステム研究室では，進学希望・就職希望にかかわらず，卒業研究ではこれらのスキルをしっかりと身につけるための訓練をしていきます．研究として成果が残せたかどうかは，加点要素にはなりますが，減点要素にはなりません．仮に問題の解決には至らなかったとしても，卒業研究の価値が損なわれるとは思いませんし，成績を下げることもしません．恐れることなく少しでも経験値を稼ぎましょう．

修士（博士前期）

修士の研究では，研究のための基礎スキルがある程度身についていることを前提に，より時間をかけて1つのテーマを掘り下げていきます．ただ実際には，修士1年の2月にある専攻の中間発表までに，ある程度のメドを立てることが重要です．授業の単位・学部実験の TA・就活準備なども重なり，それなりに大変ですが，しっかり両立させましょう．修士卒の就職活動では，必然的に研究のことを聞かれる機会が増えます．先手先手で進めることが大事です．9月の研究室内での中間発表では，院生も発表してもらっています．

研究にメドがついたら，その成果に合わせて外部発表の準備をすることを勧めます．標準的には学会主催の研究発表会，良い成果が出れば国際会議や論文誌を狙ってもよいでしょう．国際会議や英文の論文誌の場合，英語力が前提になりますが……．

修士2年の前半は，それまでの成果をもとに更にアイディアを加えたり，データによる裏付けを強化したりして，研究の完成度を高めていく期間です．後半ではまたアウトラインから論文を組み立てて，足りないデータや実験を補いながら，修士論文・修論発表の準備を進めます．

修論では，分野の近い他の教員も審査に加わりますので，相応の質が求められます．ゼミでは気づかなかった説明不足・データ不足を指摘されることもあるでしょう．当然，それ相応の時間をかけなければ，質を高めることはできません．やはりここでもコツコツと研究に取り組み，作業を積み重ねていくことが大切なのです．

アクセス

【おしらせ】 2024年4月より，本研究室のある建物の名称が「新2号館」から「2号館」に変更されました．当面は両方の表記が混在するかもしれませんが，ご容赦ください．

ディジタルシステム研究室は，愛知工業大学 八草キャンパス 2号館 611～612号室にあります．612号室が教員居室，611号室が研究室（学生居室）です．

学部3年の学生の研究室見学は，研究室配属前の見学期間中（通常11月）に行うことを原則とします．臨時の見学を希望する場合，学外や他の年次での見学を希望する場合は，メールで問い合わせてください．

大学院生の配属枠は，修士1年・2年を合わせて，原則として3名までです．2026年度（DS研第8期）は2名が修士1年として配属される予定ですので，2026年度配属における院生優先配属枠（M枠）は1枠のみとなります．ご了承ください．

配属の優先順位について

本研究室では，配属調整で所定の配属人数より希望者が多くなった場合は，以下の式で求めたスコアの大きい順で配属者を決定します．

• 3年次前期終了時点での GPA 0.01 につき1点（端数は四捨五入）
• 2EV「ディジタル回路1」「ディジタル回路2」，3EV「計算機工学」の各科目の成績で，70点超80点までの1点につき1点，80点超の1点につき2点（1科目につき最大50点）

例えば，GPA が 2.50 で，「ディジタル回路1」で85点，「ディジタル回路2」で80点，「計算機工学」で75点を取っていた場合，スコアは 250 + 20 + 10 + 5 = 285 となります．

ただし，3年次編入学生は上記の全科目で，転専攻学生は 2EV の各科目で，それぞれ75点を取ったものとして計算します．